\frameforsection[t]{
  \renewcommand\currentblocktitle{\hypertarget{4_1}{多级逻辑门电路的第$i$级延迟和总延迟}}
  \outonlyblock{
    \begin{itemize}
      \zihao{-5}
      \item 设第$i$至$i+1$级扇出或电功效(electrical effort)为$F_1$,第$i+1$级逻辑功效为$F_2$,则
	第i级延迟为：$t_i=F_1F_2t_{inv}$\\
	\alert{i到i+1级扇出：}第i+1级驱动能力与第i级驱动能力之比
      \item 举例说明
	\vspace{-2ex}
	\twocolumns{
	  \outfigure{.8}{images/延迟计算示例.pdf}
	  [{\zihao{6}下方标注的整数为当前门的驱动能力(驱动同样门的最大个数),$K_P=1.3$,最后一个反相器为负载，计算负载收到的信号相对于输入的延迟}]
	  \begin{enumerate}
	    \zihao{6}
	    \item 第1级到第2级的扇出为4,第2级逻辑功效为1，故第1级延迟为$t_1=4t_{inv}$
	  \end{enumerate}
	}{
	  \begin{enumerate}
	    \setcounter{enumi}{1}
	    \zihao{6}
	    \item 第2级到第3级的扇出为$4\div 4=1$,第3级逻辑功效为$\frac{1+3K_P}{K_P+1}=2.13$，故第2级延迟$t_2=2.13t_{inv}$
	    \item 第3级到第4级的扇出为$8\div 4=2$,第4级逻辑功效为$\frac{2+K_P}{K_P+1}=1.43$，故第3级延迟$t_3=2\times 1.43t_{inv}=2.86t_{inv}$
	    \item 第4级到负载的扇出为$32\div 8=4$,负载逻辑功效为1，故第4级延迟$t_4=4t_{inv}$
	    \item 总延迟$t_{total}=t_{inv}\sum_{k=1}^4t_n=13t_{inv}$
	  \end{enumerate}
	}
    \end{itemize}
  }
  \renewcommand\currentblocktitle{\hypertarget{4_2}{最大延迟与最小延迟的计算}}
  \outonlyblock{
    \begin{itemize}
      \item 什么时候涉及最大延迟与最小延迟\\
	当逻辑电路的某输出取决于多路来自不同路径的输入（这些输入驱动不同的门）时，该输出相对于输入的延迟，由
	路径最长（延迟最大的路径，又称为关键路径）的时延决定
	\vspace{-3ex}
	\twocolumns{
	  \outfigure{.8}{images/计算2条路径的延迟.pdf}
	  \vspace{-2ex}
	      \begin{enumerate}
		\zihao{6}
		\item a-bN的延迟$t_{a-bN}=\frac{1}{4}*1=0.25t_{inv}$
		\item bN-c的延迟$t_{bN-c}=\frac{4}{1}*\frac{3+K_P}{1+K_P}=7.48t_{inv}$
		\item $t_{a-c}=t_{a-bN}+t_{bN-c}=7.73t_{inv}$
	      \end{enumerate}
	}{
	  \begin{enumerate}
	    \zihao{6}
	    \item 信号q到qN的延迟$t_{q-qN}=4/4*\frac{3+K_P}{1+K_P}=1.87t_{inv}$
	    \item 最后一个门（三输入与非门）到负载的延迟$t_{last}=32/4*1=8t_{inv}$
	    \item 从a-负载的延迟$t_{a-}=t_{a-c}+t_{last}=15.73t_{inv}$
	    \item 从q-负载的延迟$t_{q-}=t_{q-qN}+t_{last}=9.87t_{inv}$
	    \item 综上所述，a-bN-c-dN是关键路径，具有最大延迟时间15.73$t_{inv}$ 
	      ,q-dN位最短时延路径，延迟时间为9.87$t_{inv}$
	  \end{enumerate}
	}
    \end{itemize}
  }
  \renewcommand\currentblocktitle{\hypertarget{4_3}{驱动信号同时驱动多个门时的延迟估算}}
  \outonlyblock{
    \twocolumns{
      \outfigure{.8}{images/同一信号驱动不同类型目标门的延迟计算.pdf}
      [各门电路下方标注的是该门的扇出,设$K_P=1.3$]
      \begin{itemize}
	\item \alert{Q}:驱动信号g所在的这一级的延迟如何计算？
      \end{itemize}
    }{
      \begin{enumerate}
	\item g-三输入与非门的扇出为3，该与非门的逻辑功效为$LE_1=\frac{3+K_P}{1+K_P}$,
	  $t_{g-1}=3\times LE_1=5.61(t_{inv})$
	\item 同理，$t_{g-2}=2\times\frac{1+2K_P}{1+K_P}=3.12(t_{inv})$
	\item 信号g总延迟为$t_g=t_{g-1}+t_{g-2}=8.74(t_{inv})$
      \end{enumerate}
    }[c]
  }
}
